CONTROLLER FOR DIGITAL ACTIVE FILTER

Publication number: JP8168255
Publication date: 1996-06-25

Publication date: 19

MIYAZAKI HIROSHI; TAKEI HIROSHI; ONO MASAAKI

Applicant:

TOKYO SHIBAURA ELECTRIC CO; TOSHIBA AVE KK

Classification:

- international: H02M7/217; H02M3/155; H02M7/12; H02M7/155; H03H11/04;

H02M7/217; H02M3/04; H02M7/12; H03H11/04; (IPC1-7): H02M7/155;

H02M3/155; H02M7/217; H03H11/04


- European:

Application number: JP19940312033 19941215
Priority number(s): JP19940312033 19941215

Report a data error her-

Abstract of JP8168255

PURPOSE: To provide a highly reliable controller for a digital active filter which can prevent a rush current or abrupt voltage boosting at the time of starting the filter by softly starting the filter. CONSTITUTION: A multiplier 28 calculates the drive pattern of PWM signals from the side wave pattern stored in a ROM 32 based on the outputs of a current detecting circuit 22 which detects the current waveform of an AC power supply and an output voltage detecting circuit 25 which detects the output voltage of the AC power supply and a switching element is driven by using the PWM signals of the calculated drive pattern. In addition, the duty ratio of the PWM signals which drive the switching element is reduced at the time of starting an active filter.



Data supplied from the esp@cenet database - Worldwide

Family list
1 family member for: JP8168255
Derived from 1 application

CONTROLLER FOR DIGITAL ACTIVE FILTER

Inventor: MIYAZAKI HIROSHI; TAKEI HIROSHI; (+1)

Applicant: TOKYO SHIBAURA ELECTRIC CO; TOSHIBA AVE KK

IPC: H02M7/217; H02M3/155; H02M7/12 (+10)

Publication info: JP8168255 A - 1996-06-25

Data supplied from the esp@cenet database - Worldwide

Back

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-168255

(43)公開日 平成8年(1996)6月25日


(51) Int.Cl. ⁶		觀別記号	庁内整理番号	FΙ	技術表示箇所
H02M	7/155	F	9472-5H		
	3/155	F			
		Н			
	7/217		9472-5H		
H03H	11/04	Н	8731 – 5 J		
				來簡查審	未請求 請求項の数5 OL (全 9 頁)
(21)出願番号		特願平6-312033		(71)出願人	000003078
					株式会社東芝
(22)出顧日		平成6年(1994)12月15日		Í	神奈川県川崎市幸区堀川町72番地
				(71)出顧人	000221029
				•	東芝エー・ブイ・イー株式会社
					東京都港区新橋3丁目3番9号
				(72)発明者	宮崎 浩
					神奈川県横浜市磯子区新杉田町8番地 株
					式会社東芝住空間システム技術研究所内
				(72)発明者	武井 洋
					神奈川県横浜市磯子区新杉田町8番地 株
		•		·	式会社東芝住空間システム技術研究所内
				(74)代理人	弁理士 三好 秀和 (外3名)
					最終頁に続く
				(74)代理人	式会社東芝住空間システム技術研究所内 弁理士 三好 秀和 (外3名)

(54) 【発明の名称】 ディジタル式アクティブフィルタの制御装置

(57)【要約】

【目的】 起動時にソフトスタートを可能とすることにより突入電流や急激な電圧上昇の発生を防止し、信頼性を向上したディジタル式アクティブフィルタの制御装置を提供する。

【構成】 交流電源の電流波形を検出する電流検出回路 2 2 および出力電圧を検出する出力電圧検出回路 2 5 の 出力に基づいて R O M 3 2 に記憶された正弦波パターン から P W M 信号の駆動パターンを乗算器 2 8 で演算し、この演算された駆動パターンの P W M 信号でスイッチング素子を駆動し、アクティブフィルタの起動時においてスイッチング素子を駆動する P W M 信号のデュティ比を 低減している。



【特許請求の範囲】

【請求項1】 交流電源の電流波形を検出する電流検出手段、出力電圧を検出する出力電圧検出手段、前記電流検出手段および前記出力電圧検出手段の出力に基づいて正弦波パターンからPWM信号の駆動パターンを演算する演算手段、および該演算手段で演算された駆動パターンのPWM信号でスイッチング素子を駆動する駆動回路を有するディジタル式アクティブフィルタの制御装置であって

1

アクティブフィルタの起動時において前記スイッチング 10 素子を駆動する PWM信号のデュティ比を低減するデュティ比低減手段を有することを特徴とするディジタル式アクティブフィルタの制御装置。

【請求項2】 交流電源の電流波形を検出する電流検出手段、出力電圧を検出する出力電圧検出手段、前記電流検出手段および前記出力電圧検出手段の出力に基づいて正弦波パターンからPWM信号の駆動パターンを演算する演算手段、および該演算手段で演算された駆動パターンのPWM信号でスイッチング素子を駆動する駆動回路を有するディジタル式アクティブフィルタの制御装置で 20 あって、

アクティブフィルタの起動時において前記スイッチング 素子を駆動するPWM信号のキャリア周波数を低減する キャリア周波数低減手段を有することを特徴とするディ ジタル式アクティブフィルタの制御装置。

【請求項3】 交流電源の電流波形を検出する電流検出手段、出力電圧を検出する出力電圧検出手段、前記電流検出手段および前記出力電圧検出手段の出力に基づいて正弦波パターンからPWM信号の駆動パターンを演算する演算手段、および該演算手段で演算された駆動パター 30ンのPWM信号でスイッチング素子を駆動する駆動回路を有するディジタル式アクティブフィルタの制御装置であって、

アクティブフィルタの起動を前記交流電源のゼロクロス 点に同期して行うゼロクロス同期手段を有することを特 徴とするディジタル式アクティブフィルタの制御回路。

【請求項4】 交流電源の電流波形を検出する電流検出 手段、出力電圧を検出する出力電圧検出手段、前記電流 検出手段および前記出力電圧検出手段の出力に基づいて 正弦波パターンから P W M 信号の駆動パターンを演算す 40 る演算手段、該演算手段で演算された駆動パターンの P W M 信号でスイッチング素子を駆動する駆動回路、およびアクティブフィルタの起動時において前記スイッチング素子を駆動する P W M 信号のデュティ比を低減するデュティ比低減手段またはアクティブフィルタの起動時に おいて前記スイッチング素子を駆動する P W M 信号のキャリア周波数を低減するキャリア周波数低減手段のいずれか一方を有するディジタル式アクティブフィルタの制御装置を有することを特徴とするマイクロコンピュータ ユニット。 50

【請求項5】 交流電源の電流波形を検出する電流検出手段、出力電圧を検出する出力電圧検出手段、前記電流検出手段および前記出力電圧検出手段の出力に基づいて正弦波パターンからPWM信号の駆動パターンを演算する演算手段、該演算手段で演算された駆動パターンのPWM信号でスイッチング素子を駆動する駆動回路、およびアクティブフィルタの起動時において前記スイッチング素子を駆動するPWM信号のデュティ比を低減するデュティ比低減手段またはアクティブフィルタの起動時において前記スイッチング素子を駆動するPWM信号のキャリア周波数を低減するキャリア周波数低減手段のいずれか一方を有するディジタル式アクティブフィルタの制御装置を電源回路に有することを特徴とする空気調和装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電源回路の高調波電流 低減用に使用され、特に駆動時にソフトスタートし得る ように構成したディジタル式アクティブフィルタの制御 装置に関する。

[0002]

【従来の技術】電源回路の高調波電流低減方式には、例えばリアクタコイルやコンデンサにより構成したパッシブフィルタを挿入する方式と半導体により構成したアクティブフィルタを挿入する方式とがある。

【0003】パッシブフィルタを使用する方式は、部品 点数が少なく、容易に実現できるが、高調波低減特性が 良好ではない。また、パッシブフィルタは、扱う電力が 大きくなると、受動部品が大きく、かつ重くなり、実用 的でなくなる。

【0004】一方、アクティブフィルタを用いた方式は、一般に部品点数が多く、回路構成も複雑である。しかしながら、アクティブフィルタの制御装置は部品点数を削減するために制御回路をアナログICで構成したものが一般的となっており、既に数社から製品化されている。また、アクティブフィルタは高調波電流低減特性が非常に優れているという特徴がある。

【0005】ところで、近年、ディジタルICの性能が向上し、クロックの高速化、精度および分解能の向上、低コスト化が進み、従来、アナログ回路で構成されていた各種の機能がディジタル回路に置き換えられてきている。ディジタル回路は、動作の再現性が高く、内部にレジスタを設置することにより機能を容易に変更することができ、複雑な制御が容易に行い得るという長所がある。アクティブフィルタの制御装置も例外でなく、制御回路の一部または全体をディジタル化した方式が学会や特許等の文献で報告されている。

[0006]

【発明が解決しようとする課題】上述したように、アク 50 ティブフィルタの制御装置にもディジタル化した方式が

非常に有望であり、開発されつつあるが、アクティブフィルタの制御装置を単にディジタル化したものでは、例えば起動時に突入電流が発生したり、急激な電圧上昇が発生し、場合によっては回路部品を破壊するという問題がある。

【0007】本発明は、上記に鑑みてなされたもので、その目的とするところは、起動時にソフトスタートを可能とすることにより突入電流や急激な電圧上昇の発生を防止し、信頼性を向上したディジタル式アクティブフィルタの制御装置を提供することにある。

[0008]

【課題を解決するための手段】上記目的を達成するため、本発明のディジタル式アクティブフィルタの制御装置は、交流電源の電流波形を検出する電流検出手段、出力電圧を検出する出力電圧検出手段、前記電流検出手段および前記出力電圧検出手段の出力に基づいて正弦波パターンからPWM信号の駆動パターンを演算する演算手段、および該演算手段で演算された駆動パターンのPWM信号でスイッチング素子を駆動する駆動回路を有するディジタル式アクティブフィルタの制御装置であって、アクティブフィルタの起動時において前記スイッチング素子を駆動するPWM信号のデュティ比を低減するデュティ比低減手段を有することを要旨とする。

【0009】また、本発明のディジタル式アクティブフィルタの制御装置は、交流電源の電流波形を検出する電流検出手段、出力電圧を検出する出力電圧検出手段、前記電流検出手段および前記出力電圧検出手段の出力に基づいて正弦波パターンからPWM信号の駆動パターンを演算する演算手段、および該演算手段で演算された駆動パターンのPWM信号でスイッチング素子を駆動する駆動回路を有するディジタル式アクティブフィルタの制御装置であって、アクティブフィルタの起動時において前記スイッチング素子を駆動するPWM信号のキャリア周波数を低減するキャリア周波数低減手段を有することを要旨とする。

【0010】更に、本発明のディジタル式アクティブフィルタの制御装置は、交流電源の電流波形を検出する電流検出手段、出力電圧を検出する出力電圧検出手段、前記電流検出手段および前記出力電圧検出手段の出力に基づいて正弦波パターンからPWM信号の駆動パターンを40演算する演算手段、および該演算手段で演算された駆動パターンのPWM信号でスイッチング素子を駆動する駆動回路を有するディジタル式アクティブフィルタの制御装置であって、アクティブフィルタの起動を前記交流電源のゼロクロス点に同期して行うゼロクロス同期手段を有することを要旨とする。

【0011】本発明のマイクロコンピュータユニットは、交流電源の電流波形を検出する電流検出手段、出力電圧を検出する出力電圧検出手段、前記電流検出手段および前記出力電圧検出手段の出力に基づいて正弦波パタ 50

ーンからPWM信号の駆動パターンを演算する演算手段、該演算手段で演算された駆動パターンのPWM信号でスイッチング素子を駆動する駆動回路、およびアクティブフィルタの起動時において前記スイッチング素子を駆動するPWM信号のデュティ比を低減するデュティ比低減手段またはアクティブフィルタの起動時において前記スイッチング素子を駆動するPWM信号のキャリア周波数を低減するキャリア周波数低減手段のいずれか一方を有するディジタル式アクティブフィルタの制御装置を10 有することを要旨とする。

【0012】また、本発明の空気調和装置は、交流電源の電流波形を検出する電流検出手段、出力電圧を検出する出力電圧検出手段、前記電流検出手段および前記出力電圧検出手段の出力に基づいて正弦波パターンからPWM信号の駆動パターンを演算する演算手段、該演算手段で演算された駆動パターンのPWM信号でスイッチング素子を駆動する駆動回路、およびアクティブフィルタの起動時において前記スイッチング素子を駆動するPWM信号のデュティ比を低減するデュティ比低減手段またはアクティブフィルタの起動時において前記スイッチング素子を駆動するPWM信号のキャリア周波数を低減するキャリア周波数低減手段のいずれか一方を有するディジタル式アクティブフィルタの制御装置を電源回路に有することを要旨とする。

[0013]

【作用】本発明のディジタル式アクティブフィルタの制御装置では、アクティブフィルタの起動時においてスイッチング素子を駆動するPWM信号のデュティ比を低減している。

【0014】また、本発明のディジタル式アクティブフィルタの制御装置では、アクティブフィルタの起動時においてスイッチング素子を駆動するPWM信号のキャリア周波数を低減している。

【0015】更に、本発明のディジタル式アクティブフィルタの制御装置では、アクティブフィルタの起動を交流電源のゼロクロス点に同期して行っている。

【0016】本発明のマイクロコンピュータユニットでは、ディジタル式アクティブフィルタの制御装置を設け、該アクティブフィルタの起動時においてスイッチング素子を駆動するPWM信号のデュティ比を低減したり、またはアクティブフィルタの起動時においてスイッチング素子を駆動するPWM信号のキャリア周波数を低減している。

【0017】また、本発明の空気調和装置では、ディジタル式アクティブフィルタの制御装置を電源回路に設け、該アクティブフィルタの起動時においてスイッチング素子を駆動するPWM信号のデュティ比を低減したり、またはアクティブフィルタの起動時においてスイッチング素子を駆動するPWM信号のキャリア周波数を低減している。

[0018]

【実施例】以下、図面を用いて本発明の実施例を説明する。

【0019】図1は、本発明の一実施例に係わるディジ タル式アクティブフィルタの制御装置を有するディジタ ル式アクティブフィルタの構成を示すブロック図であ り、同図に示すアクティブフィルタは昇圧チョッパ型の アクティブフィルタを構成している。同図において、1 は交流電源、2は整流ダイオード、3はリアクタコイ ル、4は例えばIGBTやMOSFET等からなるスイ ッチング素子、5はダイオード、6は平滑コンデンサ、 7は例えばインバータやスイッチング電源の負荷、8は マイコン、9はアクティブフィルタ制御装置、10は抵 抗およびアイソレーション回路からなる電圧波形検出回 路、11はカレントトランスまたは電流検出抵抗等から なる電流検出素子とアイソレーション回路からなる電流 検出回路、12はフォトカプラ等のアイソレーション回 路からなるスイッチング素子駆動回路、13は分圧抵抗 およびアイソレーション回路からなる出力電圧検出回路 である。

【0020】次に、図1のアクティブフィルタの動作を図2に示す波形図を参照して説明する。

【0021】なお、図2(a),(b),(c)は、それぞれ図1においてA,B,Cで示す点の動作波形を示す図である。すなわち、図2(a)は、図1においてAで示す整流ダイオード2の出力の電圧波形を示し、図2(b)は図1においてBで示すスイッチング素子4のゲートの駆動電圧であるPWM信号の波形を示し、図2(c)は図1においてCで示す電流検出回路11で検出される電流の波形を示している。

【0022】図1において、交流電源1の周波数は50 Hzまたは60Hzであり、該交流電源1からの交流電圧は整流ダイオード2により整流されて、図2(a)に示すような脈流電圧波形になる。この脈流電圧はスイッチング素子4がオフである期間にはリアクタコイル3、ダイオード5を流れて、平滑コンデンサ6を充電するとともに、負荷7に供給され、この時リアクタコイル3に蓄積されたエネルギが放出される。また、前記脈流電圧はスイッチング素子4がオンである期間にはリアクタコイル3を通ってスイッチング素子4に流れ、交流電源1に戻るとともに、この時平滑コンデンサ6から負荷7に電圧が供給される。この時、リアクタコイル3にはエネルギが蓄積される。

【0023】前記スイッチング素子4は、スイッチング素子駆動回路12からのPWM信号で駆動され、該PWM信号の周期で繰り返しオンーオフ駆動される。図2(b)に示す電圧波形は、スイッチング素子4を駆動するPWM信号であり、数十KHzないし数百KHzの周波数であり、前記アクティブフィルタ制御装置9により合成される。

【0024】アクティブフィルタ制御装置9は、後述するように内蔵したROMに記憶した正弦波パターンを基に、または電圧波形検出回路10から入力した電源の正弦波波形を基にして、出力電圧検出回路13の信号と電流検出回路11の信号とで演算を行い、スイッチング素子駆動回路12から出力するPWM信号を合成している。これにより、交流電源1の電流は図2(c)に示し

る。これにより、交流電源1の電流は図2(c)に示した正弦波とすることが可能である。また、マイコン8はアクティブフィルタ制御装置9や負荷7等で構成されるシステム全体を制御している。

【0025】前記アクティブフィルタ制御装置9は、図3に示すように構成されている。図3において、21はADコンバータ等からなる電圧波形検出回路、22はADコンバータ等からなる電流検出回路、23は保護回路、24は駆動回路、25は基準電圧回路とADコンバータ等からなる出力電圧検出回路、26は電源の位相検出回路、27は起動回路、28は乗算器、30は誤差検出回路、31はディジタルコンパレータ等からなる比較回路、32は正弦波パターンを記憶しているROM、33はディジタルカウンタ等からなる発振回路、34は周波数制御回路、35は内部制御回路である。

【0026】次に、図4に示す波形図を参照して、図3のアクティブフィルタ制御装置9の動作を説明する。図3において、出力電圧検出回路25は出力電圧を抵抗で分圧した電圧と基準電圧との差を演算して出力し、保護回路23と乗算器28に供給する。出力電圧検出回路25の出力電圧の値の設定は抵抗の分圧比により決定できる。該出力電圧を供給された乗算器28は、該出力電圧と電圧波形検出回路21またはROM32に記憶された正弦波パターンを乗算して、PWM波形の基本となるパターンを演算して出力する。

【0027】この乗算器28の出力は、交流電源1の周波数の正弦波であるが、出力電圧検出回路25の出力に対応して、出力電圧が目標値より低い時には大きく、出力電圧が高い時には小さくなる。誤差検出回路30は乗算器28の出力と電流検出回路22の出力とを比較し、その差を比較回路31に供給する。比較回路31は、誤差検出回路30の出力と発振回路33の出力とからPWMパターンのデュティ比を決定し、駆動回路24を駆動する。駆動回路24はスイッチング素子駆動回路12のアイソレーション回路を駆動するための十分な能力を有し、比較回路31から出力されるPWMパターンを出力する。なお、以上の動作はアクティブフィルタ制御装置9の内部のクロックに同期して行われる。

【0028】また、保護回路23は出力電圧検出回路25の出力が上昇した場合、または電流検出回路22の出力が上昇した場合に、駆動回路24の出力を停止する。内部制御回路35はコマンドレジスタ、データレジスタおよびデコーダ回路等から構成され、アクティブフィル50夕制御装置9の全体の動作を制御し、また外部とのデー

6

7

タの受渡しを行う。実際には、内部制御回路35はアクティブフィルタ制御装置9のオン/オフ、発振回路33の周波数や出力電圧検出回路25の基準電圧の設定、保護回路23のしきい値等の設定を行う。

【0029】次に、図4に示す波形図を参照して、アクティブフィルタの起動時の動作を説明する。

【0030】アクティブフィルタ制御装置9に起動信号が入力されると、駆動回路27から比較回路31へ起動状態であることが伝達され、キャリア周波数は固定のままで、本来、算出されたデュティ比に関わらず、図4

(b) に示すように、スイッチング素子のオン時間を小さくして、出力電圧が急激に上昇するのを防止する。オン時間と起動状態の継続時間は内部制御回路35のレジスタに設定しておくことにより、起動時のオン時間とその継続時間を任意の値に選択することができる。

【0031】また、アクティブフィルタの起動時の動作として、アクティブフィルタ制御装置9に起動信号が入力されると、起動回路27から周波数制御回路34に起動状態であることを伝達し、図4(c)に示すように、周波数制御回路34によりPWM信号のキャリア周波数 20を低減し、これにより出力電圧が急激に上昇することを防止している。なお、キャリア周波数とその継続時間は内部制御回路35のレジスタに設定しておくことにより、起動時のキャリア周波数とその継続時間を任意の値に選択することができる。

【0032】更に、アクティブフィルタの起動時の動作として、位相検出回路26により交流電源1のゼロクロス点を検出し、起動回路27により起動のタイミングをゼロクロス点とすることにより、起動時の突入電流を防止することができ、アクティブフィルタのソフトスタートを可能とすることができる。

【0033】図5は、本発明の他の実施例の構成を示す図である。同図に示す実施例は、上述した図3に示したアクティブフィルタ制御装置9をマイコンのコアと組み合わせてMCU(マイクロコンピュータユニット)を構成したものである。同図において、9は前記アクティブフィルタ制御装置、42はマイコンのコア、44はその他の周辺回路、43はデータバスおよびアドレスバスである。

【0034】図5に示すように、アクティブフィルタ制 40 御装置9を用いてMCUを構成し、これを更に1チップ 化することにより、コスト低減、耐ノイズ性向上を図ることができる。

【0035】図6は、本発明の別の実施例の構成を示す 図である。同図に示す実施例は、上述した図1に示した アクティブフィルタを空気調和装置の電源回路に使用し たものである。同図において、51は交流電源、52は 整流ダイオード、60は前記アクティブフィルタ制御装 置9を有するアクティブフィルタ、56はインバータ、 58はコンプレッサモータ、59は空気調和装置の全体 50 の動作を制御するマイコンである。

【0036】図6に示す装置に対応する従来の構成が図7に示されており、同図において同じ構成要素は図6と同じ符号が付されている。図7において、53は電子スタータ、54は電子スタータの駆動回路、55は若干の力率改善機能を有する平滑回路である。なお、電子スタータ53は平滑回路56のコンデンサに突入電流が流れるのを防止するために設けられているものであり、起動時には電子スタータの抵抗により突入電流を制限している。

【0037】両図の比較からわかるように、図6に示すアクティブフィルタ60は図7の電子スタータ53、その駆動回路54、平滑回路55に代わるものであり、このようにアクティブフィルタ60を使用することにより、従来の電子スタータが不要となるとともに、該アクティブフィルタ60は上述したように電源投入時の突入電流を抑制することができるという利点がある。そして、電子スタータを不要とすることにより、接点を有する部品を削減でき、信頼性を向上し、コストの低減を図ることができる。なお、従来力率の改善効果が優れていることは言うまでもないことである。

[0038]

【発明の効果】以上説明したように、本発明によれば、アクティブフィルタの起動時においてスイッチング素子を駆動するPWM信号のデュティ比またはキャリア周波数を低減したり、あるいはアクティブフィルタの起動を交流電源のゼロクロス点に同期して行っているので、従来のように外付け回路を設けることなく、突入電流や急激な電圧上昇を防止することができる。また、1チップ化することにより、コスト低減、耐ノイズ性を向上することができる。

【図面の簡単な説明】

【図1】本発明の一実施例に係わるディジタル式アクティブフィルタの制御装置を有するアクティブフィルタの 構成を示すブロック図である。

【図2】図1に示すアクティブフィルタの動作を示す波形図である。

【図3】図1に示すアクティブフィルタに使用されているアクティブフィルタ制御装置の構成を示す回路図である。

【図4】図1に示すアクティブフィルタの起動時の動作 を示す波形図である。

【図5】本発明の他の実施例の構成を示す図であり、図3に示したアクティブフィルタ制御装置をマイコンのコアと組み合わせてMCUを構成した図を示している。

【図6】本発明の別の実施例の構成を示す図であり、図 1に示したアクティブフィルタを空気調和装置の電源回 路に使用したものである。


【図7】図6の装置に対応する従来の装置の構成を示す図である。

【符号の説明】


- 1 交流電源
- 3 リアクタコイル
- 4 スイッチング素子
- 7 負荷
- 8 マイコン
- 9 アクティブフィルタ制御装置
- 10 電圧波形検出回路
- 11 電流検出回路

- *12 スイッチング素子駆動回路
 - 13 出力電圧検出回路
 - 26 位相検出回路
 - 27 起動回路
 - 28 乗算器
 - 30 誤差検出回路
 - 3 1 比較回路
 - 32 ROM
- * 33 発振回路


【図1】




【図2】




【図4】




【図5】










【図7】



フロントページの続き

(72)発明者 大野 雅昭

東京都港区新橋3丁目3番9号 東芝エ ー・ブイ・イー株式会社内